月孛星君
FPGA和上位机_RS232串口接收和发送
阅读 77
2022-02-24
clk_div:u_pll模块,仅用于提供signaltapII仿真时钟。
发送程序
致谢
感谢正点原子,欢迎购买开拓者开发板。
相关推荐
精彩评论(0)