module gate(
input a,
input b,
output y
);
assign y = a & b;//与门
assign y = a | b;//或门
assign y = ~a;//非门
assign y = a ^ b;//异或门
endmodule
Verilog 基本电路1-与或非，异或门
阅读 200
2022-12-23
相关推荐
精彩评论（0）
0 0 举报
Verilog 基本电路1-与或非，异或门
阅读 200
2022-12-23
module gate(
input a,
input b,
output y
);
assign y = a & b;//与门
assign y = a | b;//或门
assign y = ~a;//非门
assign y = a ^ b;//异或门
endmodule
相关推荐
精彩评论（0）