一. 总线产生的原因
二. 总线的基本概念
举例：采用总线连接的计算机结构
- 以CPU为中心的双总线结构
- 缺点：在I/O设备与主存交换信息的时候任要占用CPU，影响CPU的工作效率
- 单总线结构
- 缺点：因只有一条总线，当某时刻各部件都要占用总线时，就会发生冲突，为此设置总线判优逻辑，让各部件按优先级来占用总线，这样就影响了整机工作速度
- 以存储器为中心的双总线结构
- 提高了传输效率，又减轻了系统总线的负担。
三. 总线的分类
注：
- 并行传输总线
并行总线需要照顾数据的协同传输，导致并行总线的频率不能做的很高
并行总线两个相邻的链路之间由于数据同时传输，会导致严重的干扰，并行链路越多，干扰越大
因为并行总线是多链路一块传输数据的，所以需要很多线，接口需要很多针脚 - 串行传输总线
可以把频率提高，速度提升弥补了虽然一次只能传输一个数据的缺陷
串行总线是未来电脑的主流
1. 片内总线
2. 系统总线
注：常见控制信号
时钟：用来同步各种操作
复位：初始化所有部件
传输响应：表示数据已被接受，或已将数据送至数据总线上
3. 通信总线
- 串行通信
定义：指数据在单条1位宽的传输线上，一位一位的按顺序分时传送
如：1字节的数据，在串行传送中，1字节的数据要通过一条传输线分8次由低到高按顺序逐位传送
适用于：远距离传送（从几米达数千米）
此外串行通信还可以利用现有的电话网络来实现远程通信，降低了通信费用
- 并行通信
定义：指数据在多条并行1位宽额传输线上，同时由源传送到目的地
如：1字节的数据在并行传送中，要通过8条并行传输线同时由源传送到目的地
适用于：近距离的数据传输，通常小于30米
通常在短距离内，并行传送速率比串行数据传送速率高得多
四. 总线特性及性能指标
1. 内容总览
2. 总线特性
图中CPU、主存、I/O这些插板（插卡）通过与水平方向总线插槽连接。
- 为保证机械上的可靠连接，必须规定其机械特性
- 为确保电气上正确连接，必须规定其电气特性
- 为保证正确连接不同部件，需规定其功能特性和时间特性
- 机械特性
指总线在机械连接方式上的一些特性 - 电气特性
指总线的每一个传输线上信号的传递方向和有效的电平范围 - 功能特性
指总线中每根传输线的功能
如：
地址总线用来取地址码
数据总线用来传递数据
控制总线发出控制信号
- 时间特性
指总线中的任一根线在什么时间内有效
3. 总线的性能指标
- 总线宽度
指数据总线的根数，用bit（位）表示
如：8位、16位、32位、64位（即8根、16根、32根、64根）
- 总线带宽
为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位可用MBps（兆字节每秒）表示。
例如：总线工作的频率为33MHz，总线宽度为32位（4Byte），则总线带宽为33*（32/8）= 132MBps
- 时钟同步/异步
同步总线：总线上数据与时钟同步工作的总线
异步总线：总线上数据与时钟不同步工作的总线 - 总线复用
一条信号线上分时传送两种信号
如：为提高总线利用率，特将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号和数据信号
- 信号线数
地址总线、数据总线、控制总线三种总线数的总和 - 总线控制方式
突发工作、自动配置、仲裁方式、逻辑方式、计数方式 - 其他指标
如：负载能力、电源电压、总线宽度能否扩展
举例：几种流行的微机总线性能
五. 总线标准
起源：总线是在计算机系统模块化的发展过程中产生的，随着计算机应用领域的不断扩大，计算机系统中各类模块（特别是I/O设备所带来的各类接口模块）品类机器复杂，往往一种模块要配一种总线，很难在总线上更换、组合各类模块或设备。20世纪70年代末，人类开始研究如何使总线建立标准。
总线标准的好处：对硬件而言，使各个模块的接口芯片设计相对独立；对软件设计而言，更有利于接口软件的模块化设计
- ISA总线
ISA总线接口如下： - 虽然具有一定的兼容性，但是最大传输速率16MBps。
- PCI总线
PCI接口如下： - 32bit带宽达到132MB/s
64bit带宽达到264MB/s
即插即用，自动分配，但是依旧采用的是并行传输总线，频率不高 - PCIe总线：高速传输总线
两个存在形态：PCIe接口，PCIe通道
PCIe接口可以插：PCIe接口的固态硬盘、无线网卡、有线网卡、声卡、显卡
PCIe接口还可以转接为：M.2、USB、Type-C
注：
目前电脑主要使用PCI-Express 3. 0版本总线
六. 总线结构
1. 单总线结构
结构最简单，也便于扩充，但是所有的传送都通过这组共享总线，因此极易形成计算机系统的瓶颈，也不允许两个以上的部件在同一时刻向总线传输信息，这就必然影响系统的工作效率
2. 多总线结构
- 双总线结构
特点：将速度较低的I/O设备从单总线上分离出来，形成主存总线与I/O设备总线分开的结构 - 三总线结构
- 任一时刻只能使用一种总线，主存总线和DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能使用
- 四总线结构
特点：对高速设备来说，自身的工作很少依赖CPU，同时他们又比扩展总线上的设备更贴近CPU，各自效率得到提高。
3. 总线结构举例
- 传统微型计算机总线结构
- 缺点： 高速、高性能外设挂在ISA、EISA上出现总线数据传输瓶颈
- VL-BUS局部总线
- 缺点：由于VL-BUS是从CPU总线演化而来，与CPU的关系太紧密，以至于很难支持功能更强的CPU
PCI总线
- 模型一
优点：更高灵活性，可以支持更多的高速运行设备，具有即插即用特性
- 模型二
南桥芯片如下： - 作用：和CPU一样是一块硅芯片，帮助CPU和外围设备交互数据的
- 模型三
当PCI总线驱动能力不足的时候，采用多层结构 - 模型四
Intel Z390主板结构图 - AMD Ryzen主板结构
- 注：其中DMI 3.04和PCIe3.04是一样的，
所有CPU和南桥之间的数据带宽上限为PCIe3.0*4，也就是4GB/s
由于总线上连接着多个部件，什么时候由哪个部件发送信息，如何给信息传送定位，如何预防信息丢失，如何避免多个部件同时发送，如何规定接受信息的部件等一系列问题都要由总线控制器统一管理
1. 总线控制分类
总线上所连接的各类设备，按对总线有无控制功能分为：主设备（模块）、从设备（模块）
主设备对总线有控制权，从设备只能响应主设备发来的总线命令，没有总线控制权
总线上信息的传递由主设备启动的，若某主设备欲与其他设备进行通信，首先由主设备发出总线请求信号
1. 总线判优控制
分类
BS 总线忙 BR总线请求 BG总线同意
- 链式查询
- 特点：离总线控制部件最近的设备具有最高优先级，只需要很少的几根线就能按一定优先级次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感且优先级低的设备很难获得请求
- 计数器定时查询
过程：总线控制部件接到由BR送来的总线请求信号后，在总线未被使用（BS=0）的情况下，总线控制部件中的计数器开始计数，并通过设备地址线，向各设备发出一组地址信号。当某个请求占用总线的设备地址与计数器一致时，便获得总线使用权，此时终止计数查询。
特点：计数是一种循环的，所以每个设备使用总线的优先级相同。对电路故障不敏感
- 独立请求方式
- 总线控制部件中有一个排队电路，可根据优先级次序确定响应哪一台设备的请求。
特点：响应速度快，优先次序控制灵活，但控制线数量多
2. 总线通信控制
总线周期
定义：完成一次总线操作的时间
分4个阶段：
申请分配阶段
由需要使用总线的主模块提出申请
寻址阶段
取得使用权的主模块通过总线发出本次要访问的从模块地址及有关命令，启动从模块
传数阶段
主模块和从模块进行数据交换
结束阶段
主模块的有关信息均从系统总线上撤除，让出总线使用权
注：对于包含中断、DMA控制或多处理器的系统，还需要其他管理机构来参与
总线通信控制方式
- 同步通信
- 异步通信
- 半同步通信
- 分离式通信